105 65%

(12) NACH DEM VERTRAG GAAR DIE INTERNATIONALE ZUSAMMENARBEIT AAF DEM GEBIET DES PATENTWESENS (PCT) VERÖFFENTLICHTE INTERNATIONALE ANMELDUNG

(19) Weltorganisation für geistiges Eigentum Internationales Büro





(43) Internationales Veröffentlichungsdatum 24. Juli 2003 (24.07.2003)

PCT

(72) Erfinder; und

B-1933 Sterrebeek (BE).

(10) Internationale Veröffentlichungsnummer WO 03/061011 A2

(51) Internationale Patentklassifikation⁷: 21/8246

(71) Anmelder (für alle Bestimmungsstaaten mit Ausnahme von US): INFINEON TECHNOLOGIES AG [DE/DE]; St. Martin-Strasse 53, 81669 München (DE).

(75) Erfinder/Anmelder (nur für US): SCHULER, Franz

[DE/BE]; Lombaardenstraat 51, B-3000 Leuven (BE).

TEMPEL, Georg [DE/BE]; Maurice Despretlaan 9,

(21) Internationales Aktenzeichen:

PCT/DE02/04521

H01L 27/115,

(22) Internationales Anmeldedatum:

10. Dezember 2002 (10.12.2002)

(25) Einreichungssprache:

Deutsch

(26) Veröffentlichungssprache:

Deutsch

(74) Anwalt: KINDERMANN, Peter; Postfach 1330, 85627 Grasbrunn (DE).

(30) Angaben zur Priorität:

102 01 303.9

15. Januar 2002 (15.01.2002)


DE

(81) Bestimmungsstaaten (national): CN, JP, KR, US.

[Fortsetzung auf der nächsten Seite]

(54) Title: NON-VOLATILE TWO-TRANSISTOR SEMICONDUCTOR MEMORY CELL AND METHOD FOR PRODUCING THE SAME

(54) Bezeichnung: NICHTFLÜCHTIGE ZWEITRANSISTOR-HALBLEITERSPEICHERZELLE SOWIE ZUGEHÖRIGES HERSTELLUNGSVERFAHREN



(57) Abstract: The invention relates to a non-volatile two-transistor semiconductor memory cell and to a method for producing the same. In a substrate (1), source and drain regions (2) for a selection transistor (AT) and a memory transistor (ST) are configured. Said memory transistor (ST) has a first insulating layer (3), a charge storage layer (4), a second insulating layer (5) and a memory transistor control layer (6). The selection transistor (AT) comprises a first insulating layer (3') and a selection transistor control layer (4*). The use of different materials for the charge storage layer (4) and the selection transistor control layer (4*) allows to substantially improve the charge maintaining properties of the memory cell while maintaining constant electrical properties by adapting the substrate doping.

O 03/06101





(84) Bestimmungsstaaten (regional): europäisches Patent (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, SI, SK, TR).

Zur Erklärung der Zweibuchstaben-Codes und der anderen Abkürzungen wird auf die Erklärungen ("Guidance Notes on Codes and Abbreviations") am Anfang jeder regulären Ausgabe der PCT-Gazette verwiesen.

Veröffentlicht:

 ohne internationalen Recherchenbericht und erneut zu veröffentlichen nach Erhalt des Berichts

(57) Zusammenfassung: Die Erfindung betrifft eine nichtflüchtige Zweitransistor-Halbleiterspeicherzelle sowie ein zugehöriges Herstellungsverfahren, wobei in einem Substrat (1) Source- und Draingebiete (2) für einen Auswahltransistor (AT) und einen Speichertransistor (ST) ausgebildet sind. Der Speichertransistor (ST) weist eine erste Isolationsschicht (3), eine Ladungsspeicherschicht (4), eine zweite Isolationsschicht (5) und eine Speichertransistor-Steuerschicht (6) auf, während der Auswahltransistor (AT) eine erste Isolationsschicht (3') und eine Auswahltransistor-Steuerschicht (4*) besitzt. Durch die Verwendung unterschiedlicher Materialien für die Ladungsspeicherschicht (4) und die Auswahltransistor-Steuerschicht (4*) lassen sich die Ladungshalteeigenschaften der Speicherzelle durch Anpassung der Substratdotierung bei gleich bleibenden elektrischen Eigenschaften wesentlich verbessern.

Beschreibung

5

10

15

Nichtflüchtige Zweitransistor-Halbleiterspeicherzelle sowie zugehöriges Herstellungsverfahren

Die vorliegende Erfindung bezieht sich auf eine nichtflüchtige Zweitransistor-Halbleiterspeicherzelle sowie ein zugehöriges Verfahren zu deren Herstellung und insbesondere auf eine nichtflüchtige Halbleiterspeicherzelle mit einem Speichertransistor und einem damit verbundenen Auswahltransistor.

Figur 1 zeigt eine vereinfachte Schnittansicht einer derartigen herkömmlichen nichtflüchtigen Zweitransistor-Halbleiterspeicherzelle, wobei in einem Halbleitersubstrat 1, welches beispielsweise p-dotiert ist, ein Auswahltransistor AT sowie ein Speichertransistor ST ausgebildet und über ein gemeinsames Source-/Draingebiet 2 miteinander verbunden sind.

Der Speichertransistor ST besteht üblicherweise aus einer
isolierenden Tunneloxidschicht 3, einer leitenden FloatingGate-Schicht 4, einer isolierenden dielektrischen Schicht 5
und einer leitenden Steuer-Gate-Schicht 6. Zur Speicherung
von Informationen werden Ladungen vom Halbleitersubstrat 1 in
die Floating-Gate-Schicht 4 eingebracht. Verfahren zum Einbringen der Ladungen in die Floating-Gate-Schicht 4 sind beispielsweise Injektion heißer Ladungsträger und FowlerNordheim-Tunneln.

Zum Auswählen bzw. Ansteuern des eigentlichen Speichertransistors ST besitzt die Zweitransistor-Halbleiterspeicherzelle
ferner einen Auswahltransistor AT, der als Feldeffekttransistor im Wesentlichen eine Gateoxidschicht 3' und eine darüber
liegende Steuer-Gate-Schicht 4 aufweist. Die Floating-GateSchicht des Speichertransistors und die Steuer-Gate-Schicht
des Auswahltransistors bestehen üblicherweise aus dem gleichen Material wie z.B. Polysilizium, welches beispielsweise
n*-dotiert ist.

Bei derartigen nichtflüchtigen Zweitransistor-Halbleiterspeicherzellen sind insbesondere die Ladungshalteeigenschaften für den Einsatz und die Zuverlässigkeit von großer Bedeutung. Diese Ladungshalteeigenschaften sind üblicherweise 5 durch (anomalen) Ladungsverlust begrenzt, der sich auf Grund von Leckphänomenen ergibt. Dieser Ladungsverlust geschieht beispielsweise auf Grund von Traps bzw. Störstellen innerhalb des Tunneloxids 3, wobei ein Tunnelmechanismus durch diese Störstellen bzw. Traps unterstützt wird (trap assisted tunne-10 ling). Zur Vermeidung von derartigen Leckströmen bzw. zur Verbesserung der Ladungshalteeigenschaften werden üblicherweise die Schichtdicken für die Tunneloxidschicht 3 und/oder die dielektrische Schicht 5 erhöht, wodurch sich jedoch die elektrischen Eigenschaften der Speicherzelle verschlechtern 15 und insbesondere die Betriebsspannungen zum Lesen, Schreiben und/oder Löschen der Speicherzelle angehoben werden müssen.

Der Erfindung liegt daher die Aufgabe zu Grunde eine nicht-20 flüchtige Zweitransistor-Halbleiterspeicherzelle sowie ein zugehöriges Herstellungsverfahren zu schaffen, welches verbesserte Ladungshalteeigenschaften aufweist.

Erfindungsgemäß wird diese Aufgabe hinsichtlich der Speicherzelle durch die Merkmale des Patentanspruchs 1 und hinsichtlich des Verfahrens durch die Maßnahmen des Patentanspruchs 8 gelöst.

Insbesondere durch die unterschiedliche Beschaffenheit der

Ladungsspeicherschicht im Speichertransistor und der Auswahltransistor-Steuerschicht im Auswahltransistör zur unabhängigen Optimierung der zugehörigen Schwellwertspannungen, kann
ohne Verschlechterung der elektrischen Eigenschaften der
Speicherzelle eine Verbesserung der Ladungshalteeigenschaften
im Speichertransistor realisiert werden.

Vorzugsweise weisen die Auswahltransistor-Steuerschicht (4*) und die Ladungsspeicherschicht (4) ein unterschiedliches Material oder insbesondere bei gleichem Halbleitermaterial eine unterschiedliche Dotierung auf. Aus diese Weise kann im Speichertransistor gezielt eine Feldverringerung und damit eine Verbesserung der Ladungshaltung bewirkt werden, während der Auswahltransistor eine im Wesentlichen unveränderte Einsatzspannung bzw. Schwellwertspannung aufweist.

Vorzugsweise wird ein Halbleitersubstrat mit erhöhter Dotie-10 rung verwendet, wobei die Auswahltransistor-Steuerschicht und die Ladungsspeicherschicht ein Halbleitermaterial mit unterschiedlicher Dotierung aufweisen. Dadurch können die elektrischen Felder im Speichertransistor und damit ein auf (z.B. durch Störstellen (traps) verursachtes) Tunneln basierender 15 Leckstrom verringert werden, da dieser Tunnelstrom exponentiell abhängig vom elektrischen Feld ist. Andererseits wird die sich daraus ergebende Einsatzspannungsverschiebung durch eine Anpassung der der Austrittsarbeiten in der Auswahltransistor-Steuerschicht durch eine entgegengesetzte Dotierung 20 kompensiert, wodurch die absolute Schwellwertspannung des Auswahltransistors AT reduziert wird und damit der Lesestrom durch die gesamte Zelle erhöht wird. Dies wiederum erlaubt einfachere Auswerteschaltungen auf dem Chip.

25

30

5

Alternativ zur Erhöhung der Dotierstoffkonzentration im Substrat kann auch lediglich oder zusätzlich das Kanalgebiet bzw. eine Oberfläche des Substrats stärker dotiert werden. Ferner kann alternativ zur gesamten Dotierung des Substrats oder zur Oberflächendotierung auch eine erhöhte Wannendotierung zur Modifikation der Schwellwertspannung verwendet werden.

Hinsichtlich des Verfahrens werden vorzugsweise sowohl für den Auswahltransistor als auch den Speichertransistor eine erste Isolationsschicht, eine elektrisch leitende Halbleiterschicht, eine zweite Isolationsschicht und eine weitere elektrisch leitende Schicht ausgebildet und derart strukturiert, dass sich die beiden Transistoren mit dazwischen liegenden Source- und Draingebieten im Halbleitersubstrat ergeben. Lediglich für die elektrisch leitende Halbleiterschicht des Auswahltransistors ist hierbei eine entgegengesetzte Dotierung alternativ oder zusätzlich anzuwenden, um die Schwellwertspannung zu verringern. Auf diese Weise kann eine nichtflüchtige Zweitransistor-Halbleiterspeicherzelle mit verbesserten Ladungshalteeigenschaften besonders kostengünstig hergestellt werden.

In den weiteren Unteransprüchen sind weitere vorteilhafte Ausgestaltungen der Erfindung gekennzeichnet.

Die Erfindung wird nachstehend anhand eines Ausführungsbeispiels unter Bezugnahme auf die Zeichnung näher beschrieben.

Es zeigen:

10

25

30

35

20 Figur 1 eine vereinfachte Schnittansicht einer herkömmlichen nichtflüchtigen Zweitransistor-Halbleiterspeicherzelle;

Figur 2 eine vereinfachte Schnittansicht einer erfindungsgemäßen nichtflüchtigen Zweitransistor-Halbleiterspeicherzelle;

Figuren 3A bis 3D vereinfachte Schnittansichten zur Veranschaulichung wesentlicher Herstellungsschritte der erfindungsgemäßen nichtflüchtigen Zweitransistor-Halbleiterspeicherzelle;

Figur 4a und 4B vereinfachte graphische Darstellungen zur Veranschaulichung einer Abhängigkeit der Schwellwertspannungen von der Zeit aufgrund von Ladungsverlusten; und

.:

Figuren 5A bis 5C vereinfachte graphische Darstellungen zur Veranschaulichung der Auswirkungen einer Änderung der Aus-

trittsarbeit auf die Schwellwertspannungen im Auswahltransistor und Speichertransistor.

Figur 2 zeigt eine vereinfachte Schnittansicht einer nichtflüchtigen Zweitransistor-Halbleiterspeicherzelle gemäß der vorliegenden Erfindung, wobei gleiche Bezugszeichen gleiche oder ähnliche Schichten bezeichnen wie in Figur 1.

Gemäß Figur 2 wird in einem Substrat 1, welches beispielsweise aus einem p-dotierten Silizium-Halbleitermaterial besteht, 10 ein Auswahltransistor AT und ein Speichertransistor ST ausgebildet, welche über ein gemeinsames Source-/Draingebiet 2 miteinander verbunden sind. Der Speichertransistor ST besitzt eine erste Speichertransistor-Isolationsschicht 3, die vorzugsweise eine Tunneloxidschicht TOX aufweist und ca. 10 nm 15 dick ist. An der Oberfläche dieser ersten Speichertransistor-Isolationsschicht 3, die beispielsweise aus einer thermisch ausgebildeten SiO₂-Schicht besteht befindet sich eine Ladungsspeicherschicht 4, die beispielsweise eine n^+ -dotierte Polysiliziumschicht aufweist. Darüber liegend ist eine zweite 20 Speichertransistor-Isolationsschicht 5 angeordnet, die die Ladungsspeicherschicht 4 von einer darüber angeordneten Speichertransistor-Steuerschicht 6 isoliert. Die Speichertransistor-Steuerschicht 6 kann ebenfalls beispielsweise n^+ dotiertes Polysilizium aufweisen und stellt im Wesentlichen 25 eine Wortleitung der Speicherzelle dar. Die zweite Speichertransistor-Isolationsschicht 5 wird auch als Interpoly-Dielektrikum bezeichnet und kann beispielsweise eine ONO-Schichtenfolge (Oxid-Nitrid-Oxid) aufweisen.

30

35

Der Auswahltransistor AT besteht seinerseits aus einer an der Oberfläche des Substrats 1 bzw. zwischen den Source- und Draingebieten 2 liegenden Kanalgebiets ersten Auswahltransistor-Isolationsschicht 3' und einer Auswahltransistor-Steuerschicht 4*. Die Auswahltransistor-Isolationsschicht 3' besteht vorzugsweise aus einer Gateoxidschicht GOX. Die Auswahltransistor-Steuerschicht 4* besteht ebenfalls aus einer

35

6

elektrisch leitenden Schicht und beispielsweise aus einer p^{+} -dotierten Polysiliziumschicht.

Der wesentliche Unterschied der erfindungsgemäßen Speicherzelle ergibt sich nunmehr aus der modifizierten Dotierung des 5 Substrates und der sich daraus ergebenden modifizierten natürlichen Einsatzspannungen in Kombination mit der Wahl unterschiedlicher Materialien bzw. unterschiedlicher Dotierungen fuer die Ladungsspeicherschicht 4 und die Auswahltransis~ tor-Steuerschicht 4*. Auf Grund einer erhöhten Dotierung des 10 Substrats 1 von p beispielsweise auf p oder p bei gleichbleibenden Dotierungen für die Ladungsspeicherschicht 4 und die Speichertransistor-Steuerschicht 6 erhält man eine erhöhte Schwellwertspannung des Speichertransistors ST. Wie später im Einzelnen beschrieben wird, ergibt sich durch diese Anpas-15 sung der Schwellenwertspannung im Speichertransistor ST die Möglichkeit, die Ladungshalteeigenschaften zu optimieren. Andererseits erhält man im Auswahltransistor AT eine Verringerung der Schwellwertspannung durch eine zur Ladungsspeicherschicht 4 entgegengesetzte Dotierung. Genauer gesagt wird 20 durch die p^+ -Dotierung der Auswahltransistor-Steuerschicht 4* die Erhöhung dessen Schwellwertspannung kompensiert, wodurch sich im Wesentlichen eine erniedrigte Schwellwertspannung im Auswahltransistor ergibt und somit eine nicht dargestellte Auswerteschaltung zum Auswerten der Speicherzelle einfacher 25 verwirklicht werden kann.

Wesentlich für das vorliegende Konzept ist demnach, dass im Speichertransistor ST die Schwellwertspannung ueber die Substrat-, Wannen- und/oder Kanaldotierung bzgl. Ladungshaltung optimiert werden kann und dass die sich dadürch fuer den Auswahltransistor ergebenden Nachteile durch eine der Ladungsspeicherschicht entgegengesetzten Dotierung kompensiert werden können. Dadurch können die für das Tunneln verantwortlichen elektrischen Felder im Speichertransistor verringert werden, wodurch sich eine verbesserte Ladungshalteeigenschaft ergibt, wobei hinsichtlich einer Außenbeschaltung die elekt-

20

7

rischen Eigenschaften der Zelle unverändert bleiben, da im Auswahltransistor AT diese Schwellwertverschiebung wieder kompensiert wird.

5 Obwohl vorstehend ein gleiches Material (Polysilizium) mit unterschiedlicher Beschaffenheit (Dotierung) verwendet wurde, erhält man den gleichen Effekt auch bei Einsatz von unterschiedlichen Materialien (unterschiedliche Metalle, Halbleiter usw.) für die Ladungsspeicherschicht 4 und die Auswahltransistor-Steuerschicht 4*.

Eine genaue Erläuterung der vorstehend beschriebenen Zusammenhänge erfolgt nachstehend, wobei jedoch zunächst ein mögliches Verfahren zur Herstellung einer derartigen nichtflüchtigen Zweitransistor-Halbleiterspeicherzelle beschrieben wird.

Figuren 3A bis 3D zeigen vereinfachte Schnittansichten zur Veranschaulichung wesentlicher Herstellungsschritte der erfindungsgemäßen nichtflüchtigen Zweitransistor-Halbleiterspeicherzelle, wobei gleiche Bezugszeichen gleiche oder ähnliche Schichten bezeichnen und auf eine wiederholte Beschreibung nachfolgend verzichtet wird.

25 Gemäß Figur 3A wird zunächst auf einem Substrat 1, welches beispielsweise ein Silizium-Halbleitersubstrat mit einer erhöhten p-Dotierung aufweist eine erste Isolationsschicht 3 sowohl in einem Auswahltransistor-Bereich als auch in einem Speichertransistor-Bereich ausgebildet. Diese erste Isolationsschicht 3 bzw. 3' besteht beispielsweise aus einem thermisch ausgebildeten Siliziumdioxid. Ein positiver Effekt einer ausreichend dicken ersten Isolationsschicht bzw. Gateoxidschicht 3' im Auswahltransistor-Bereich ist die Vermeidung einer Dotierstoff- beispielsweise Bor-Penetration in das Substrat 1, die sich aus einer nachfolgenden Dotierung ergeben kann.

Nachfolgend wird an der Oberfläche eine elektrisch leitende Halbleiterschicht 4 bzw. 4* (z.B. Polysiliziumschicht) ausgebildet, wobei diese Schicht beispielsweise durch eine Maske im Bereich des Speichertransistors ST eine zur Dotierung des Substrats 1 entgegengesetzte Dotierung wie z.B. eine n⁺-Dotierung aufweist. Demgegenüber kann beispielsweise durch eine Maskierung die elektrisch leitende Halbleiterschicht 4* mit einer zum Substrat 1 gleichen Dotierung vom ersten Leitungstyp dotiert werden wie z.B. einer pt-Dotierung. Auf diese Weise werden bereits die vorstehend beschriebenen Einsatz-10 spannungen bzw. Schwellwertspannungen in den verschiedenen Bereichen unterschiedlich eingestellt, wobei vorzugsweise eine Schwellwertspannung im Auswahltransistor-Bereich derart eingestellt ist, dass sich kein Unterschied zum Auswahltransistor einer herkömmlichen nichtflüchtigen Zweitransistor-15 Halbleiterspeicherzelle ergibt, wodurch z.B. bereits existierende Auswerteschaltungen bzw. -konzepte problemlos übernommen werden können.

Alternativ kann jedoch auch eine überlagerte Dotierung stattfinden, wobei beispielsweise zunächst eine n-dotierte elektrisch leitende Schicht sowohl für den AuswahltransistorBereich als auch für den Speichertransistor-Bereich (beispielsweise insitu dotiert) abgeschieden wird und anschlie25 ßend für den Auswahltransistor-Bereich eine Gegendotierung
beispielsweise mit einer maskierten Implantation erfolgt.
Grundsätzlich kann die erste ganzflächige Dotierung auch
durch eine ganzflächige Implantierung oder eine sonstige Dotierung durchgeführt werden.

30

35

Die Herstellung der verschieden dotierten Pölyschichten 4 und 4* erfolgt vorzugsweise mittels herkömmlicher Fototechnik und Implantation, wobei eine davon ganzflächig erfolgen kann und nur die zweite beispielsweise mittels Fototechnik maskiert wird. Somit erfolgt bei dieser Dotierung eine Überkompensation der ersten Dotierung. Für die p-Dotierung der elektrisch leitenden Halbleiterschicht 4* im Auswahltransistor-Bereich

wird üblicherweise Bor verwendet, während für die n-Dotierung im Speichertransistor-Bereich üblicherweise eine Phosphoroder Arsen-Dotierung durchgeführt wird.

- Gemäß Figur 3B wird in einem nachfolgenden Schritt eine zweite Isolationsschicht 5 an der Oberfläche der elektrisch leitenden Halbleiterschicht 4 bzw. 4* ausgebildet, wobei diese zumindest im Speichertransistor-Bereich ausgebildet werden muss. Diese zweite Isolationsschicht 5 wird üblicherweise als Inter-Poly-Dielektrikum bezeichnet und kann beispielsweise 10 eine ONO-Schichtenfolge aufweisen, wodurch sich besonders gute Isolationseigenschaften bei guter kapazativer Ankopplung realisieren lassen und insbesondere Leckströme zu einer nachfolgend ausgebildeten weiteren elektrisch leitenden Schicht 6 verhindert werden. Die weitere elektrisch leitende Schicht 6 15 besteht beispielsweise wiederum aus einer n⁺-dotierten Polysiliziumschicht, die mit einem herkömmlichen Verfahren abgeschieden oder aufgewachst wird.
- Abschließend wird eine Maskenschicht 7 an der Oberfläche von zumindest der weiteren elektrisch leitenden Schicht 6 im Speichertransistor-Bereich ST und der elektrisch leitenden Halbleiterschicht im Auswahltransistor-Bereich AT ausgebildet und strukturiert, wobei beispielsweise eine herkömmliche Hartmaskenschicht verwendet werden kann.

Gemäß Figur 3C wird nunmehr unter Verwendung der strukturierten Maskenschicht 7 zunächst die weitere elektrisch leitende Schicht 6 teilweise entfernt, wodurch man zunächst die Wort30 leitungen der Speichertransistoren ST und darüber hinaus durch weiteres Entfernen der Schichten bis zur elektrisch leitenden Halbleiterschicht 4 bzw. 4* auch die Leitungen der Auswahlgates der Auswahltransistoren erhält. Zum Entfernen dieser Schichten 4 bzw. 4*, 5 und 6 kann ein jeweils verfügbares Standardätzverfahren verwendet werden, wobei insbesondere anisotrope Ätzverfahren in Betracht kommen, die selektiv

15

20

25

30

35

zur ersten Isolationsschicht 3, 3' und zur Maskenschicht 7 wirken.

Gemäß Figur 3D wird in einem abschließenden Herstellungsschritt eine selbstjustierende Implantation I zur Realisierung der Source-/Draingebiete 2 durchgeführt, wobei zur Herstellung eines NMOS-Transistors eine n'-Dotierung beispielsweise mittels Phosphor oder Arsen erfolgt. Weitere Herstellungsschritte zu Fertigstellung der Zweitransistor-Halbleiterspeicherzelle werden nachfolgend nicht beschrieben, da sie allgemein bekannt sind.

Die für den Auswahltransistor AT nicht benötigten Schichten 5, 6 und 7 bleiben hierbei unbeschaltet oder können in einem nachfolgenden Verfahrensschritt entfernt werden. Auf diese Weise erhält man eine nichtflüchtige Zweitransistor-Halbleiterspeicherzelle mit verbesserten Ladungshalteeigenschaften, die auf besonders einfache Art und Weise hergestellt werden kann.

Zur Veranschaulichung der Wirkungsweise der erfindungsgemäßen Speicherzelle werden anhand von Figuren 4A und 4B die Einflüsse einer Schwellwertspannung im Speichertransistor auf die Ladungshalteeigenschaften beschrieben.

Figur 4A zeigt eine graphische Darstellung der in einer Speicherzelle maßgeblichen Schwellwertspannungen und ihre zeitliche Abhängigkeit, wenn die Speicherzelle (anomale) Ladungsverlusteffekte zeigt.

Gemäß Figur 4A ist mit $V_{\text{th,UV}}$ eine Einsatzspahnung bzw. Schwellwertspannung des Speichertransistors ST in einem ungeladenen Zustand (z.B. nach einem UV-Löschen) dargestellt. Die Äste $V_{\text{th,ST}}$ zeigen die Schwellwert \pm spannung des Speichertransistors ST im geladenen Zustand bzw. den transienten Verlauf der Einsatzspannung bis hin zum sogenannten ungeladenen Zustand, bei dem sich in der ladungsspeichernden Schicht 4 keistand, bei dem sich in der ladungsspeichernden Schicht 4 keistand.

nerlei Ladungen befinden. Diese Entladung ergibt sich im Wesentlichen durch z.B. störstellenunterstütztes Tunneln (trap assisted tunneling) hervorgerufene Leckströme.

Mit V_{th,A} ist eine Schwellwertspannung einer üblicherweise notwendigen Auswerteschaltung für die Speicherzelle dargestellt, die mehr oder weniger hoch bzw. fein sein kann. Grundsätzlich gilt jedoch, dass eine zugehörige Auswerteschaltung besonders einfach und kostengünstig hergestellt werden kann, je höher diese Spannung V_{th,A} ist. Andererseits zeigt die Figur 4A, dass je höher diese Schwellwertspannung V_{th,A} ist, um so früher ein Zeitpunkt t_{max} erreicht wird, zu dem ein abgespeichertes Bit nur noch fehlerhaft von der Auswerteschaltung erkannt wird.

15

20

25

30

Mit der vorliegenden Erfindung erfolgt nunmehr eine Anhebung der Einsatzspannung $V_{\text{th,UV}}$ des Speichertransistors ST im ungeladenen Zustand sowie seiner zugehörigen Entladekurven $V_{\text{th,ST}}$ durch beispielsweise die vorstehend beschriebene Erhöhung einer Substratdotierung, einer Kanalgebietdotierung, und/oder einer Wannendotierung. Als Ergebnis dieser Anhebung der Einsatzspannung $V_{\text{th,UV}}$ erhält man die in Figur 4B dargestellte Idealkurve, wobei man eine verbesserte Ladungshalteeigenschaft erhält, da die Schwellwertspannung $V_{\text{th,UV}}$ des Speichertransistors zusammenfällt.

Figuren 5A bis 5C zeigen graphische Darstellungen zur weiteren Veranschaulichung der erfindungsgemäßen Schwellwertänderungen auf Grund der Änderungen der Substratdotierung bzw. der entgegengesetzen Gate-Dotierung des Auswähltransistors (unterschiedliche Beschaffenheit von Ladungsspeicherschicht und Auswahltransistor-Steuerschicht).

35 Figur 5A zeigt eine graphische Darstellung der Schwellwertspannungen V_{th} für einen Auswahltransistor AT und einen Speichertransistor ST, wobei sich auf Grund von Kopplungseffekten

15

der unterschiedlichen Isolationsschichten GOX und TOX sowie der Schicht 5 in den jeweiligen Bereichen bereits ein Unterschied der jeweiligen Schwellwertspannungen ergibt. Im Regelfall besitzt der im gleichen Substrat 1 ausgebildete Speichertransistor ST einen höheren Schwellwert V_{th} als der zugehörige Auswahltransistor AT.

Gemäß Figur 5B wird nunmehr die Wirkung der Erhöhung der Substratdotierung beschrieben, wobei durch die erhöhte Dotierung im Substrat 1, durch eine erhöhte Wannendotierung und/oder eine erhöhte Oberflächendotierung beide Schwellwertspannungen gleichermaßen angehoben werden. Auf diese Weise erhält man zwar bereits die in Figur 4B verbesserten Ladungshalteeigenschaften im Speichertransistor ST, jedoch sind die elektrischen Eigenschaften der Speicherzelle insbesondere auf Grund der erhöhten Schwellwertspannungen im Auswahltransistor wesentlich verschlechtert.

Gemäß Figur 5C erfolgt demzufolge eine Korrektur der Schwellwertanhebung im Auswahltransistor AT, die im Wesentlichen 20 durch eine Erhöhung der Austrittsarbeit für Elektronen in der Steuerschicht beispielsweise durch eine entgegengesetzte p-Dotierung erfolgt. Durch diese Änderung der Austrittsarbeit lediglich im Auswahltransistor AT wird demzufolge die Schwellwertspannung V_{th} in diesem Bereich wieder zurückge-25 drückt, wodurch man eine dem Ausgangszustand ähnliche Schwellwertspannung und somit ähnlich gute elektrische Eigenschaften der Speicherzelle erhält. Auf diese Weise können die Ladungshalteeigenschaften in einer Zweitransistor-Halbleiterspeicherzelle ohne Beeinflussung der elektrischen Eigen-30 schaften oder einer notwendigen Auswerteschaltung wesentlich verbessert werden.

Die Erfindung wurde vorstehend anhand einer NMOS-Speicherzel-35 le beschrieben. Sie ist jedoch nicht darauf beschränkt und umfasst in gleicher Weise PMOS- oder eine Kombination von PMOS- und NMOS-Zellen bzw. Transistoren. In gleicher Weise

T/DE02/04521

ist die Erfindung nicht auf Silizium-Halbleitermaterialien beschränkt, sondern umfasst alle weiteren Halbleitermaterialien, mit denen gezielt eine Schwellwertspannung zur Verbesserung der Ladungshalteeigenschaften verändert werden kann. In gleicher Weise kann für die Ladungsspeicherschicht, die Speichertransistor-Steuerschicht und die Auswahltransistor-Steuerschicht nicht nur ein Halbleitermaterial verwendet werden, sondern in gleicher Weise ein alternatives Material wie z.B. Metalle.

5

Patentansprüche

- 1. Nichtflüchtige Zweitransistor-Halbleiterspeicherzelle mit
- 5 einem Speichertransistor (ST) mit einer vorbestimmten Schwellwertspannung, der in einem Substrat (1) ein Sourceund Draingebiet (2) mit einem dazwischen liegenden Kanalgebiet aufweist, wobei an der Oberfläche des Kanalgebiets eine erste Speichertransistor-Isolationsschicht (3), eine Ladungs-
- speicherschicht (4), eine zweite Speichertransistor-Isolationsschicht (5) und eine Speichertransistor-Steuerschicht (6) ausgebildet ist; und
 - einem Auswahltransistor (AT) mit einer vorbestimmten Schwellwertspannung, der im Substrat (1) ein Source- und Draingebiet
- (2) mit einem dazwischen liegenden Kanalgebiet aufweist, wobei an der Oberfläche des Kanalgebiets eine erste Auswahltransistor-Isolationsschicht (3') und eine Auswahltransistor-Steuerschicht (4*) ausgebildet ist,

dadurch gekennzeichnet, dass

- zur unabhängigen Optimierung der Schwellwertspannungen (V_{th}) des Speichertransistors (ST) und des Auswahltransistors (AT) die Auswahltransistor-Steuerschicht (4*) unterschiedlich zur Ladungsspeicherschicht (4) ausgebildet ist.
- 25 2. Nichtflüchtige Zweitransistor-Halbleiterspeicherzelle nach Patentanspruch 1,
 d a d u r c h g e k e n n z e i c h n e t, dass
 die Auswahltransistor-Steuerschicht (4*) und die Ladungsspeicherschicht (4) ein unterschiedliches Material und/oder eine
 30 unterschiedliche Dotierung aufweisen.
 - 3. Nichtflüchtige Zweitransistor-Halbleiterspeicherzelle nach Patentanspruch 1 oder 2, dad urch gekennzeich net, dass

:

dadurch gekennzeichnet, dass

das Substrat (1) ein Halbleitermaterial mit einer Dotierung

vom ersten Leitungstyp (p),

20

25

die Auswahltransistor-Steuerschicht (4*) ein Halbleitermaterial mit einer Dotierung vom ersten Leitungstyp (p), und die Ladungsspeicherschicht (4) ein Halbleitermaterial mit einer zum ersten Leitungstyp entgegengesetzten Dotierung vom zweiten Leitungstyp (n) aufweist.

15

- Nichtflüchtige Zweitransistor-Halbleiterspeicherzelle nach einem der Patentansprüche 1 bis 3, dadurch gekennzeichen ich net, dass eine Erhöhung der Dotierstoffkonzentration vom ersten Leitungstyp (p) im Substrat (1), den Kanalgebieten oder einem Wannengebiet erfolgt.
- 5. Nichtflüchtige Zweitransistor-Halbleiterspeicherzelle

 15 nach einem der Patentansprüche 1 bis 4,

 d a d u r c h g e k e n n z e i c h n e t, dass die erste

 Speichertransistor-Isolationsschicht (3) und die erste Aus
 wahltransistor-Isolationsschicht (3') eine SiO₂-Schicht aufweisen.
 - 6. Nichtflüchtige Zweitransistor-Halbleiterspeicherzelle nach einem der Patentansprüche 1 bis 5, dad urch gekennzeich hnet, dass die Ladungsspeicherschicht (4) und die Auswahltransistor-Steuerschicht (4*) eine Polysilizium-Schicht und/oder eine metallische Schicht aufweisen.
 - 7. Nichtflüchtige Zweitransistor-Halbleiterspeicherzelle nach einem der Patentansprüche 1 bis 6,
- 30 dadurch gekennzeichnet, dass der Speichertransistor (ST) und der Auswahltransistor (AT) einen NMOS- und/oder einen PMOS-Transistor darstellen.
- 8. Verfahren zur Herstellung einer nichtflüchtigen Zwei-35 transistor-Halbleiterspeicherzelle mit den Schritten:
 - a) Ausbilden einer ersten Isolationsschicht (3, 3') für einen Auswahltransistor (AT) und einen Speichertransistor (ST)


auf einem Halbleitersubstrat (1), das eine Dotierung vom ersten Leitungstyp (p) aufweist;

- b) Ausbilden einer Halbleiterschicht (4) an der Oberfläche der ersten Isolationsschicht (3, 3'), die in einem Bereich
- des Auswahltransistors (AT) eine Dotierung vom ersten Leitungstyp (p) und in einem Bereich des Speichertransistors (ST) eine zum ersten Leitungstyp entgegengesetzte Dotierung vom zweiten Leitungstyp (n) aufweist;
- c) Ausbilden einer zweiten Isolationsschicht (5) an der
 10 Oberfläche der elektrisch leitenden Halbleiterschicht (4) zumindest im Bereich des Speichertransistors (ST);
 - d) Ausbilden einer weiteren elektrisch leitenden Schicht
 - (6) an der Oberfläche der zweiten Isolationsschicht (5) zumindest im Bereich des Speichertransistors (ST);
- 15 e) Ausbilden und Strukturieren einer Maskenschicht (7);
 - f) Ausbilden von Schichtstapeln im Bereich des Auswahltransistors (AT) und des Speichertransistors (ST) unter Verwendung der strukturierten Maskenschicht (7); und
- g) Ausbilden von Source- und Draingebieten (2) mit einer 20 Dotierung vom zweiten Leitungstyp (n) unter Verwendung der Schichtstapel als Maske.
- 9. Verfahren nach Patentanspruch 8,
 d a d u r c h g e k e n n z e i c h n e t, dass in Schritt
 25 a) ein Halbleitersubstrat (1) mit erhöhter Grunddotierung,
 Wannendotierung und/oder Oberflächendotierung vom ersten Leitungstyp (p) verwendet wird.
- 10. Verfahren nach einem der Patentansprüche 8 oder 9,
 30 dadurch gekennzeichnet, dass in Schritt
 a) im Bereich des Speichertransistors (ST) eine Tunneloxidschicht (TOX) und im Bereich des Auswahltransistors (AT) eine
 Gateoxidschicht (GOX) ausgebildet wird.
- 35 ll. Verfahren nach einem der Patentansprüche 9 bis 10, dad urch gekennzeichnet, dass in Schritt b) eine Polysilizium-Schicht abgeschieden wird und die unter-



schiedliche Dotierung im Bereich des Auswahltransistors (AT) und des Speichertransistors (ST) durch eine maskierte Implantation erfolgt.

- 5 12. Verfahren nach einem der Patentansprüche 9 bis 11, dadurch gekennzeichnet, dass in Schritt c) eine ONO-Schichtenfolge ausgebildet wird.
- 13. Verfahren nach einem der Patentansprüche 9 bis 12,
 10 dadurch gekennzeichnet, dass in Schritt d) eine weitere Polysilizium-Schicht abgeschieden wird, die eine Dotierung vom zweiten Leitungstyp (n) aufweist.
- 14. Verfahren nach einem der Patentansprüche 9 bis 13,
 15 dadurch gekennzeichnet, dass in Schritt
 e) eine Hartmaskenschicht ausgebildet wird.
- 15. Verfahren nach einem der Patentansprüche 9 bis 14,d a d u r c h g e k e n n z e i c h n e t, dass in Schritt20 f) ein anisotropes Ätzverfahren durchgeführt wird.
 - 16. Verfahren nach einem der Patentansprüche 9 bis 15, dad urch gekennzeich net, dass in Schritt g) eine Ionenimplantation (I) durchgeführt wird.









FIG 3A










FIG 4A





FIG 4B






FIG 5B





FIG 5C



(12) NACH DEM VERTRAG S. R DIE INTERNATIONALE ZUSAMMENARBEIT S. F DEM GEBIET DES PATENTWESENS (PCT) VERÖFFENTLICHTE INTERNATIONALE ANMELDUNG

(19) Weltorganisation für geistiges Eigentum Internationales Büro





(43) Internationales Veröffentlichungsdatum 24. Juli 2003 (24.07.2003)

PCT

(10) Internationale Veröffentlichungsnummer WO 03/061011 A3

(51) Internationale Patentklassifikation⁷: 21/8246, 27/105, 21/8247

H01L 27/115,

(21) Internationales Aktenzeichen:

PCT/DE02/04521

(22) Internationales Anmeldedatum:

10. Dezember 2002 (10.12.2002)

(25) Einreichungssprache:

Deutsch

(26) Veröffentlichungssprache:

Deutsch

(30) Angaben zur Priorität:

102 01 303.9

15. Januar 2002 (15.01.2002) DE

(71) Anmelder (für alle Bestimmungsstaaten mit Ausnahme von US): INFINEON TECHNOLOGIES AG [DE/DE]; St. Martin-Strasse 53, 81669 München (DE).

(72) Erfinder; und

(75) Erfinder/Anmelder (nur für US): SCHULER, Franz [DE/BE]; Lombaardenstraat 51, B-3000 Leuven (BE). TEMPEL, Georg [DE/BE]; Maurice Despretlaan 9, B-1933 Sterrebeek (BE).

(74) Anwalt: KINDERMANN, Peter; Postfach 1330, 85627 Grasbrunn (DE).

(81) Bestimmungsstaaten (national): CN, JP, KR, US.

(84) Bestimmungsstaaten (regional): europäisches Patent (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, SI, SK, TR).


Veröffentlicht:

mit internationalem Recherchenbericht

[Fortsetzung auf der nächsten Seite]

(54) Title: NON-VOLATILE TWO-TRANSISTOR SEMICONDUCTOR MEMORY CELL

(54) Bezeichnung: NICHTFLÜCHTIGE ZWEITRANSISTOR-HALBLEITERSPEICHERZELLE



(57) Abstract: The invention relates to a non-volatile two-transistor semiconductor memory cell and to a method for producing the same. In a substrate (1), source and drain regions (2) for a selection transistor (AT) and a memory transistor (ST) are configured. Said memory transistor (ST) has a first insulating layer (3), a charge storage layer (4), a second insulating layer (5) and a memory transistor control layer (6). The selection transistor (AT) comprises a first insulating layer (3') and a selection transistor control layer (4*). The use of different materials for the charge storage layer (4) and the selection transistor control layer (4*) allows to substantially improve the charge maintaining properties of the memory cell while maintaining constant electrical properties by adapting the substrate doping.

(57) Zusammenfassung: Die Erfindung betrifft eine nichtflüchtige Zweitransistor-Halbleiterspeicherzelle sowie ein zugehöriges Herstellungsverfahren, wobei in einem Substrat (1) Source- und Draingebiete (2) für einen Auswahltransistor (AT) und einen Speichertransistor (ST) ausgebildet sind. Der Speichertransistor (ST) weist eine erste Isolationsschicht (3), eine

[Fortsetzung auf der nächsten Seite]







vor Ablauf der f\(\text{ir}\) \(\text{Anderungen}\) der Anspr\(\text{uche}\) geltenden
Frist; Ver\(\text{offentlichung}\) wird wiederholt, falls \(\text{Anderungen}\)
eintreffen

(88) Veröffentlichungsdatum des internationalen
Recherchenberichts: 30. Oktober 2003

Zur Erklärung der Zweibuchstaben-Codes und der anderen Abkürzungen wird auf die Erklärungen ("Guidance Notes on Codes and Abbreviations") am Anfang jeder regulären Ausgabe der PCT-Gazette verwiesen.

Ladungsspeicherschicht (4), eine zweite Isolationsschicht (5) und eine Speichertransistor-Steuerschicht (6) auf, während der Auswahltransistor (AT) eine erste Isolationsschicht (3') und eine Auswahltransistor-Steuerschicht (4*) besitzt. Durch die Verwendung unterschiedlicher Materialien für die Ladungsspeicherschicht (4) und die Auswahltransistor-Steuerschicht (4*) lassen sich die Ladungshalteeigenschaften der Speicherzelle durch Anpassung der Substratdotierung bei gleich bleibenden elektrischen Eigenschaften wesentlich verbessern.

INTERNATIONAL SEARCH REPORT

PCT/DE 4521

	· ·	PCI/DE	4521
A. CLASSI IPC 7	IFICATION OF SUBJECT MATTER H01L27/115 H01L21/8246 H01L2	27/105 H01L21/8247	
According to	o International Patent Classification (IPC) or to both national cla	ssification and IPC	
	SEARCHED		
Minimum de IPC 7	ocumentation searched (classification system followed by class ${\tt H01L}$	ilfication symbols)	
Documenta	ation searched other than minimum documentation to the extent	that such documents are included in the fields so	earched
	data base consulted during the international search (name of date internal, PAJ	ata base and, where practical, search terms used	j)
C. DOCUM	IENTS CONSIDERED TO BE RELEVANT		
Category *	Citation of document, with indication, where appropriate, of t	he relevant passages	Relevant to claim No.
X	EP 1 102 319 A (ST MICROELECTE 23 May 2001 (2001-05-23)	RONICS SRL)	1,2,4-7
A	the whole document		3,8-16
A	US 6 316 317 B1 (KAWATA MASATO 13 November 2001 (2001-11-13) the whole document	D ET AL)	1,8
Α	PATENT ABSTRACTS OF JAPAN vol. 0154, no. 23 (E-1127), 28 October 1991 (1991-10-28) & JP 3 177065 A (KAWASAKI STEE 1 August 1991 (1991-08-01) abstract	EĻ CORP),	1,8
Furt	ther documents are listed in the continuation of box C.	Patent family members are listed	f in annex.
° Special of	oteopies of sited desuments :		
"A" docum	ategories of cited documents: nent defining the general state of the art which is not dered to be of particular relevance document but published on or after the international	*T* later document published after the into or priority date and not in conflict with cited to understand the principle or the invention	n the application but neory underlying the
"L" document but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)		"X" document of particular relevance; the cannot be considered novel or canno involve an inventive step when the document of particular relevance; the cannot be considered to involve an in-	of the considered to occurrent is taken alone claimed invention
other "P" docum	nent referring to an oral disclosure, use, exhibition or means ment published prior to the international filing date but than the priority date claimed	document is combined with one or m ments, such combination being obvic in the art. *8" document member of the same patent	ore other such docu- ous to a person skilled
	actual completion of the international search	Date of mailing of the international se	earch report
1	18 August 2003	22/08/2003	
Name and	malling address of the ISA European Patent Office, P.B. 5818 Patentlaan 2 NL - 2280 HV Rijswijk	Authorized officer	
	Tel. (+31-70) 340-2040, Tx. 31 651 epo nl, Fax: (+31-70) 340-3016	Albrecht, C.	

INTERNATIONAL SEARCH REPORT

	in I	Application No
	PCT/DE	04521
N	,	Publication

Patent document cited in search report		Publication date		Patent family member(s)		Publication date
EP 1102319	A	23-05-2001	EP US	1102319 6501147		23-05-2001 31-12-2002
US 6316317	B1	13-11-2001	JP	2000269361	A	29-09-2000
JP 3177065	Α	01-08-1991	NONE			

	c Aktenzelchen	
PCT/DE	04521	

a. Klassifizierung des anmeldungsgegenstandes IPK 7 H01L27/115 H01L21/8246 H01L27/105 H01L21/8247 Nach der Internationalen Palentklassifikation (IPK) oder nach der nationalen Klassifikation und der IPK **B. RECHERCHIERTE GEBIETE** Recherchierter Mindestprüfstoff (Klassifikationssystem und Klassifikationssymbole) IPK 7 H01L Recherchierte aber nicht zum Mindestprüfstoff gehörende Veröffentlichungen, soweit diese unter die recherchierten Gebiete fallen Während der internationalen Recherche konsultierte elektronische Datenbank (Name der Datenbank und evtl. verwendete Suchbegriffe) EPO-Internal, PAJ C. ALS WESENTLICH ANGESEHENE UNTERLAGEN Kategorie® Bezelchnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Teile Betr. Anspruch Nr. X EP 1 102 319 A (ST MICROELECTRONICS SRL) 1,2,4-723. Mai 2001 (2001-05-23) das ganze Dokument 3.8 - 16US 6 316 317 B1 (KAWATA MASATO Α 1,8 13. November 2001 (2001-11-13) das ganze Dokument PATENT ABSTRACTS OF JAPAN 1,8 Bd. 0154, Nr. 23 (E-1127), 28. Oktober 1991 (1991-10-28) & JP 3 177065 A (KAWASAKI STEEL CORP), 1. August 1991 (1991-08-01) Zusammenfassung Weitere Veröffentlichungen sind der Fortsetzung von Feld C zu Siehe Anhang Patentfamilie entnehmen Spätere Veröffentlichung, die nach dem internationalen Anmekledatum oder dem Prioritätsdatum veröffentlicht worden ist und mit der Anmeldung nicht kollidiert, sondern nur zum Verständnis des der * Besondere Kategorien von angegebenen Veröffentlichungen "A" Veröffentlichung, die den allgemeinen Stand der Technik definiert, aber nicht als besonders bedeutsam anzusehen ist Erfindung zugrundeliegenden Prinzips oder der ihr zugrundeliegenden Theorie angegeben ist "E" älteres Dokument, das jedoch erst am oder nach dem internationalen Anmeldedatum veröffentlicht worden ist Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann allein aufgrund dieser Veröffentlichung nicht als neu oder auf erfinderischer Tätigkeit beruhend betrachtet werden *L¹ Veröffentlichung, die geeignet ist, einen Prioritätsanspruch zweitelhaft er-scheinen zu lassen, oder durch die das Veröffentlichungsdatum einer anderen im Recherchenbericht genannten Veröffentlichung belegt werden Veröffentlichung von besonderer Bedeutung, die beanspruchte Erfindung kann nicht als auf erfinderischer Tätigkeit beruhend betrachtet soll oder die aus einem anderen besonderen Grund angegeben ist (wie ausgeführt) werden, wenn die Veröffentlichung mit einer oder mehreren anderen Veröffentlichungen dieser Kategorie in Verbindung gebracht wird und diese Verbindung für einen Fachmann naheliegend ist O' Veröffentlichung, die sich auf eine m
 ündliche Offenbarung, eine Benutzung, eine Ausstellung oder andere Ma
 ßnahmen bezieht
 P' Veröffentlichung, die vor dem internationalen Anmeldedatum, aber nach dem beanspruchten Priorit
 ätstatum veröffentlicht worden ist *&* Veröffentlichung, die Mitglied derselben Patentfamilie ist Datum des Abschlusses der internationalen Recherche Absendedatum des internationalen Recherchenberichts 18. August 2003 22/08/2003 Name und Postanschrift der Internationalen Recherchenbehörde Bevollmächtigter Bediensteter Europäisches Patentamt, P.B. 5818 Patentlaan 2 NL - 2280 HV Rijswijk Tel. (+31-70) 340-2040, Tx. 31 651 epo nl, Albrecht, C. Fax: (+31-70) 340-3016

INTERNATIONALER RECHERCHENBERICHT

Im Recherchenbericht angeführtes Patentdokument

Datum der Veröffentlichung

•	in :s	Aktenzeichen	
	FC1/DF	4521	
itglied(er) de Patentfamilie		Datum der Veröffentlichung	
110231 650114		23-05-2001 31-12-2002	

EP	1102319	Α	23-05-2001	EP US	1102319 6501147		23-05-2001 31-12-2002
US	6316317	B1	13-11-2001	JP	2000269361	Α	29-09-2000
JP	3177065	Α	01-08-1991	KEI	NE		